AMD "Zen 6" 微架构处理器制程信息曝光：主力采用台积电 N2P，移动端部分用 N3P

　　7 月 11 日消息，据消息人士 Kepler_L2 本月 4 日在 Anandtech 论坛透露，AMD "Zen 6" 微架构处理器家族的主力制程将采用台积电 N2P 制程，而面向移动端的 Medusa Point 1 芯片则至少部分采用 N3P 制程。

　　具体来看，Kepler_L2 提到的纯 N2P 产品涵盖多个应用场景：包括面向通用服务器的 Venice、面向云服务器的 Venice-Dense、面向 MSDT 主流台式机的 Olympic Ridge，以及面向高端笔记本的 Gator Range。

　　而在移动端的 Medusa Point 1 上，制程采用更为灵活的搭配：较低端型号将仅使用 N3P 制程，高端产品则采用 N2P + N3P 混合制程。

　　进一步来说，"Zen 6" 的 12 核心 CCD(以及 "Zen 6c" 的 32 核心 CCD)均将采用 N2P 工艺，而 Medusa Point 1 的单片式 APU 部分则基于台积电 N3P 制程打造。这一制程规划既兼顾了不同产品线的性能需求，也体现了 AMD 在成本与性能之间的平衡考量。