CoWoP 无基板先进封装引发关注，郭明錤称最乐观 2028 年量产

　　8 月 4 日消息，一项名为 CoWoP (Chip on Wafer on PCB) 的先进封装技术上周引发业界关注。

　　根据泄露的演示文档，CoWoP 是目前最为流行的 2.5D 集成技术 CoWoS 的衍生变体：相较于 CoWoS，其消除了独立的底层基板 (Substrate)，以高质量的基板级 PCB (Substrate-Level PCB, SLP) 取代。这种创新使得芯片到 PCB 的连接路径大幅缩短，信号传输距离变短，有效减少了信号在传输过程中的损耗和干扰，从而提升了电性能。同时，由于减少了基板这一环节，整体封装的厚度和面积得以减小，在有限的空间内可以实现更高的集成度。并且，从散热角度看，热量能够更直接地从芯片传递到 PCB，散热路径得到优化，散热效果得到提升。

　　幻灯片显示，CoWoP 目标今年 8 月在英伟达 GB100 超级芯片上进行功能性测试，对各个维度的可能性和表现进行综合验证，目标在英伟达的 GR150 超级芯片项目上与 CoWoS 解决方案同步推进。

　　根据英伟达的一般命名规则，GR100/150 的全称应为 Grace Rubin 100 / 150.但按照英伟达此前的宣传，Rubin GPU 应与 Vera CPU 而非 Grace CPU 匹配，暂不清楚 GR 系列超级芯片具体性质。英伟达计划在 2026 年下半年推出 Vera Rubin 平台，其性能将比前代提高一倍，之后在 2027 年下半年推出 Rubin Ultra NVL576.性能将有进一步飞跃。而 CoWoP 若能成功应用于这些芯片项目，将为英伟达的产品性能提升和成本控制带来新的可能。

　　台媒《电子时报》表示，CoWoP 封装相较传统 CoWoS 在信号与电源完整性、散热、PCB 热膨胀翘曲等方面存在优势，但在 PCB 技术、良率与可维修性、系统设计、技术转移成本等方面上存在亟待解决的挑战。从 PCB 技术来看，要满足超精细线路、高集成度等要求，对现有 PCB 制造工艺提出了更高挑战。在良率与可维修性上，由于减少了基板这一缓冲层，一旦芯片出现问题，维修难度增大，且整个生产过程的良率控制也面临新的难题。系统设计方面，需要重新考量芯片与 PCB 的协同工作机制，以充分发挥 CoWoP 的优势。而技术转移成本上，企业需要投入大量资金用于设备更新、人员培训等，以实现从传统封装到 CoWoP 封装的技术转变。

　　分析师郭明錤则称对于 CoWoP 而言在 2028 年英伟达 Rubin Ultra 时期达成量产是 “很乐观的预期”，因素包括高规格芯片所需 SLP 生态系统构建困难、CoWoP 与 CoPoS 同步创新风险高企等。高规格芯片对 SLP 的性能、质量等要求极高，当前相关生态系统中的材料供应、制造设备、技术标准等方面还不够完善，构建这样一个成熟的生态系统需要大量时间和资源。同时，CoWoP 与 CoPoS 同步推进创新，意味着企业需要在两条技术路线上同时投入研发力量，资源分散且技术间可能存在冲突，导致量产时间难以提前。